DIELECTRIC ISOLATION FOR SEMICONDUCTOR CHIP

Patent Number:

JP60160624

Publication date:

1985-08-22

Inventor(s):

ITOU HIROSHI; others: 02

Applicant(s)::

SHARP KK

Requested Patent: III JP60160624

Application Number: JP19840017399 19840131

Priority Number(s):

IPC Classification:

H01L21/58

EC Classification:

Equivalents:

Abstract

PURPOSE: To realize stability to heat and impulse, and reduction in cost through easy assembling by loading a film piece to a substrate such as a heat sink and mounting a semiconductor chip to such film piece.

CONSTITUTION: After forming a conductor 12 on a tape film 1 such as a polyimide by the method such as plating, vacuum deposition, sputtering or attachment of conductor, unwanted conductor part is removed by etching the conductor 12. The lower surface of tape film 1 is coated with a bonding agent 2. The bonding agent to be used must be selected from those which are aclyric or epoxy system, semihardened, and remelted and hardened when heated for actual use. The tape film is wound into a coil. A tape film 1 is punched and bonded on the heated lead frame and substrate 15 and then the connecting leads 17 such as die bonding and wire bonding, etc. are assembled.

Data supplied from the esp@cenet database - 12

BEST AVAILABLE COPY

⑩日本国特許庁(JP)

⑩特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭60-160624

Mint Cl.

識別配号

庁内整理番号

砂公開 昭和60年(1985)8月22日

H 01 L 21/58

6679-5F

審査請求 有 発明の数 1 (全3頁)

❷発明の名称

半導体チップの絶縁分離方法

②特 顧 昭59-17399

顧 昭59(1984)1月31日

砂発 明 者 麼

大阪市阿倍野区長池町22番22号

シャープ株式会社内

砂発明 者 角 正 ②発明.者 英

大阪市阿倍野区長池町22番22号 大阪市阿倍野区長池町22番22号

シャープ株式会社内 シャープ株式会社内

の出 関 人 シャープ株式会社 大阪市阿倍野区長池町22番22号

外2名

20代 理 人 弁理士 福士 愛彦

- i. 発明の名称
 - 半導体チップの絶縁分離方法
- ・2. 特許請求の範囲
 - 1. 接債閥を有するポリイミド樹脂等の絶縁フィ ルム片をリードフレーム、ヒートシンク等の基 板に取産し、上記絶験フィルム片に半導体チッ プを実装するととにより、上記半導体チップと 上記基板側の電気的に分離し絶縁を行うように したことを特徴とする半導体チップの絶殺分離 方法。
 - 2. 絶験フィルム片が電極取出し用の導体をもつ 特許請求の範囲第1項記載の半導体チップの絶 段分離方法。
 - 3. 発明の詳細な説明

く技術分野〉

本発明は、半導体チップの絶縁分離方法に係り、 特化半導体チップとリードフレーム、ヒートシン ク毎の猛板とを旺気的に絶縁分離する方法に関す

く従来技術〉

従来、パワートランジスタ、トライアック等の 半導体案子をシートシンクに取付ける場合、第8 図に示すように半導体栗子30をヒートシンク 31 **に直接はんだ付けしている。しかし、この場合ヒ** ートシンク31には低圧が印加されることになり、 放熱板へ取付けると感慨の危険性があることから、 第9図のようにマイカヤテフロン等の他級シート 33をヒートシンク31と放然板34との間に挟 . み込み、プラスチックねじ35でヒートシンクを 放熱板へ取付け絶縁する必要があった。また、と のような方法が採用できない場合は、第10図の よりに電飯を形成したセラミック基板36をヒー トシンク31にはんだ付けし、更にセラミック基 板36亿半再体累于30をダイポンディングある いはワイヤポンディングすることによって、ヒー トンンク31と半導体累子31間をセラミック抵 板36を用いて電気的に砲碌分離していた。

しかしながら、上途の方法はいずれも取付け組 立てが煩殺であり、かつコスト高となる欠点を有

特周昭 60-160624(2)

していた。

く月 的〉

本発明は従来の欠点を除去するためになされた ものであり、然的にも衝撃にも安定であり取付け 組立てが容易でコストの低級が図れる半導体チップの絶級分離方法を提供することを目的とする。 〈実 施 例〉

第1図に示すように、ポリイミド、ポリアミド、アフロン、エポキシ等の樹脂からなるフイルム片1に接渡剤2を変布し、たれてきるように根でなって、というにはないでは、というにはないというにはない。というにはないである。これがより、作業性の良好な形成操作が可能であるでいる。これがより、作業性の良好な形成操作が可能であるでいる。これがより、作業性の良好な形成操作が可能であるでいる。これがより、作業性の良好な形成操作が可能であるでいる。これがより、作業性の良好な形成操作が可能である。図にかいて、フィルム片を構りった。これがよりにあるというによりな備えるアレス8を用いて上記テー

プるをヒートシンク6に加熱により圧力投続させ る。とのようにして、第3凶に示すようにヒート シンク6上にフイルム片1を介して半導体チップ 10がペーストを介して実装され、フィルム片1 は半導体チップ10とヒートシンク6とを電気的 **に絶縁分離する。また、パワートランジスタやト** ライアックに於ては、半導体チップの底面から導 通をとる必要があるため、ポリイミド等のフィル 4片1の上面に予め蒸産、スパッタリング、メッ キなどのメタライズ処理や金属箔の貼付などによ って電飯12を形成し、この電飯上へペーストで 半導体チップ10をダイポンディングする。パワ - I Cなどに於ては、一般に、チップ底面からの 導通は不要であるが、従来、第11図のよりにパ リーICチップ37とヒートシンク31との絶紋 を絶録ペーストでダイボンディングしていたが、 絶談性が不確実であるという欠点があった。しか し、第3図の如く、フィルム片1を介在すること によって絶象性を確実なものとすることができる。 また、パワーデバイスに於て、動作時や加熱時、

熱電がかなり発生し、半導体チップに選影響を及にす。従来、半導体チップ10は樹脂セールド39され、ヒートシンク6にはんだ32で間度されており、かなりのストレスを受ける(12図)が、第5図のようにポリイミド等のフィルム片1があると、このフィルム片1が緩衝作用を有するため、ストレスを架らげる。又フィルム片は鮫的に安定である。とのほか、ハイブリッドIC等に於て、パワーチップとICチップとの電気的分離にも有効である。第6図は電極体のポリイミド順を貼付けた半導体装置の断面図である。図において、15は銅、Niメッキ等の蒸板、16はチップ抵抗、17はワイヤボンド、18はパワーチップ、19はんだである。

次に製造方法を第7図に基づいて説明する。

- (1) ポリイミド等のテーアフイルム1上にメッキ、 無宿、スパックリング、導体貼付等の既知の方 法で導体12を形成する。
- (2) 導体 1 2 をエッチングして不要な導体部分を 除去する。

- (3) テープフィルム1の下面に接限剤2を整布する。接着剤はアクリル系、エポキシ系等のもので、半硬化状態とし、使用に際して加熱するととにより、再溶融し、硬化するものを選択する。 上記テープフィルムを卷取りコイル上にする。
- (4) 加熱したリードフレーム、基板 1 5 上でテー プフイル 1 を打ち抜き、接蹬させる。
- (5) ダイポンディング、ワイヤポンディング等の 接続リード17のアセンブリを行ない、完成品 とする。

く効 果〉

以上説明した様に本発明によれば、ヒートシンク等の基板にフィルム片を取磨し、このフィルム片に半導体チップを実装することにより、半導体チップと基板間の電気的組織分離を行うようにしたから、熱的にも衝撃に対しても安定であり、取付け、組立でが容易で作業性が良好で、かつコストの低減化を図ることができる。

4. 図面の簡単を説明

第1図をいし第7図は本発明の半導体チップの

特周昭 60-160624 (S)

j

地域分離方法に保り、第1図はフィルム片構成の平面図、第2図はフィルム片形成の工程を示す図、第3図は半導体チェアを取せたフィルム片をヒートシンクに取産する断面図、第4図は他の実施例を示す図、第5図はパワーデバイスの説明に保る断面図、第6図は完成図、第7図は製造工程を示す図であり、また第8図ないし第12図は従来の方法に保り、第8図、第10図、第11図、第12図は一例を示す断面図、第9図はヒートシンク取付状態を示す針視図である。

符号の説明

1.: フイルム片、 6,15: 基板、 10: 半導体チップ

代理人 弁理士 福士 愛 彦(他2名)



